Verification Methodology Manual for SystemVerilog

Verification Methodology Manual for SystemVerilog

Noch keine Bewertungen
2014 · Englisch · Taschenbuch · 3 Ausgaben
Zum Regal hinzufügen

Bewerte dieses Buch


Buchjournal exportieren

Beschreibung

Offers users the first resource guide that combines both the methodology and basics of SystemVerilog Addresses how all these pieces fit together and how they should be used to verify complex chips rapidly and thoroughly. Unique in its broad coverage of SystemVerilog, advanced functional verification, and the combination of the two.

Buchdetails

Format Taschenbuch
Seiten 520 Seiten
Sprache Englisch
Veröffentlicht Dec 5, 2014
Verlag Springer
Ausgaben 3 Ausgaben
ISBN-10 1461498139
ISBN-13 9781461498131
Zum Regal hinzufügen

Bewerte dieses Buch


Buchjournal exportieren