Verification Methodology Manual for SystemVerilog

Verification Methodology Manual for SystemVerilog

Ancora nessuna valutazione
2014 · Inglese · Brossura · 3 editions
Aggiungi allo scaffale

Valuta questo libro


Esporta diario dei libri

Descrizione

Offers users the first resource guide that combines both the methodology and basics of SystemVerilog Addresses how all these pieces fit together and how they should be used to verify complex chips rapidly and thoroughly. Unique in its broad coverage of SystemVerilog, advanced functional verification, and the combination of the two.

Dettagli del libro

Formato Brossura
Pagine 520 pagine
Lingua Inglese
Pubblicato Dec 5, 2014
Editore Springer
Edizioni 3 editions
ISBN-10 1461498139
ISBN-13 9781461498131
Aggiungi allo scaffale

Valuta questo libro


Esporta diario dei libri