Verification Methodology Manual for SystemVerilog

Verification Methodology Manual for SystemVerilog

هنوز رتبه‌بندی نشده است
2014 · انگلیسی · جلد نرم · 3 editions
به قفسه اضافه کنید

به این کتاب امتیاز دهید


صدور دفتر کتاب

توضیحات

Offers users the first resource guide that combines both the methodology and basics of SystemVerilog Addresses how all these pieces fit together and how they should be used to verify complex chips rapidly and thoroughly. Unique in its broad coverage of SystemVerilog, advanced functional verification, and the combination of the two.

جزئیات کتاب

فرمت جلد نرم
صفحات 520 صفحه
زبان انگلیسی
منتشر شده Dec 5, 2014
ناشر SPRINGER
نسخه‌ها 3 editions
ISBN-10 1461498139
ISBN-13 9781461498131
به قفسه اضافه کنید

به این کتاب امتیاز دهید


صدور دفتر کتاب